JP 350022352 A FEB 1985

(51) INTEGRATED CIRCUIT PACKAGE


(11) 60-22352 (A) (43) 4.2.1985 (19) JP (21) Appl. No. 58-130202 (22) 19.7 1983


(71) TOSHIBA K.K. (72) MASATOSHI SEKINE

(51) Int. Cl⁴. H011.25,04

PURPOSE: To facilitate high density mounting by a method wherein pins are provided to a pedestal with terminals planted in enclosure manner, and substrates, which are mated with the pins and on recessed parts of which chips are mounted, and wiring boards are closely laminated alternately.

CONSTITUTION: An LSI chip 11 is bonded to a bed 15. The beds 15 and wiring boards 13 are laminated alternately. Interconnection between the LSI and the wiring board 13 is performed and interconnection between the LSIs is performed through a pin 12. Connection is made by direct connection of soldering or by bonding of a lead wire. The thickness of ordinary LSI chip can easily be made at an order or less and the thickness of one set including internal lead wires can be made 1mm or less.





19 日本国特許庁 (JP)

① 特許出願公開

珍公開特許公報(A)

昭60-22352

1 Int. Cl. 11 H 01 L 25/04

識別記号

庁内整理番号 7638-5F 砂公開 昭和60年(1985)2月4日

発明の数 1 審査請求 未請求

(全 3 頁)

③集積回路パツケージ

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

21特

頭 昭58-130202

無出 願 人 株式会社東芝

22出

願 昭58(1983)7月19日

川崎市幸区堀川町72番地

包発 明 者 関根優年

包代 理 人 弁理士 則近憲佑

外1名

#id

L 希明の名称

臭精回路バッケージ

2 特許請求の範囲

複数の人出力選子を有する台港に前記譜子と夫々接続された複数の再体柱が聞い状に設けられ、この台座上に前記事体柱と嵌合し、凹部に集積回絡チップが固定された基板と、両記チップと再体柱間を適宜接続する配象板とが交互に習者して限者されてなる事を特徴とする場項回路パッケース。

3. 辐射的斜翅及脱明

〔発明の編する技術分野〕

本規則は、LSIのバッケージ方法に関し、特に多数のLSIを阿一バッケージに對入することに関するものである。

〔従来技術とその問題点〕

従来より、LSI チップは、セラミック火は、ブラスチックパッケージの内に封入され、パッケージはリード観を外部に出している縁成が大部分である。大規模回路が普通になるに従い、LSI の高

振植化、又は、多くのLSIを1つの大きなバッケージ内に封入して、システムの小型化をおらり始 も見られるが、成来からのLSIコペットーッでは は、毎1回に示すように十曲的にもいっLSIを他 まするのが普遍である。

又、1 つの LSI をブラスチップバッページとい 時代は第2 図に示すようなリードプレームを明い、 LSI ナップをベッド上に配置し、各リード的と LSI とをポンディングした後、野は化性回順によ り對入するのが省地である。

ところが、こうしたLSI¹²2 次元的文は、竹駒に 配置する方法では、LSI を納取所化することでは、 限庫があった。

(発明の目的)

本発明は、簡便で、低コストなパッケージ方式 を実現するものである。

(発明の数数)

本発明は入出力端子を有する台彫上にピンを思い状化数け、とれに嵌合し、四部にチップが塔献された基根と、チップとピンを項質を続けるN44

特別昭60- 22352(2)

擬とを交互に密泊して培贈したものである。 (発明の効果)

本発明によれば、高密度の実装が極めて容易に行なえると共に、チップ間の配線がピンにより行なわれるので、配線長が短かく呼遊答量を小さく することができば消費電力化、高速化に大きな効 限がある。

(始明の英語例)

以下、図をかいて評細を説明を行う。 第3図に本方式によるバッケージ方法を示す。まず、各LSI はいち図に示すような、ベット15 にあらかじめ、図ろう付け等の設備を用いて接顧されている。このベットは金銭母体 43 と絶縁体 45 との間は透よりなり、さらに重適方向に転換が行えるというでは、151 を 切られている 重点結 縦と金銭母体とが絶対させることができる。金銭母体43 は、LSI を 切っぱんな 取ると同時に、ヒートシンクとしての助きを付ち、高部度バッケージによる温度上昇を防ぐ働きがある。 第4 図は配額板(内部フレーム)を示し、内部リードフレーム

32(チップのパッド 33 を所定のピン(吸述)に 後続)と馳妹支持枠によりれ成される。各 LSI ナ ップを各ペッドに配置したあと、来る凶のごとく 谷ベットと選4凶化示す靴機根とを交互に気み難 ね、 LSI と内部フレーム、ピン(再体柱 12) を迫 じて LSI 間の相互接続を行う。 この内部フレーム とLSIとの接続方法は、ろう付けによる内部プレ ームの直付けあるいは、リードワイヤオポンティ ングすることによって行なり、内部リードフレー ム 32 温には上記ピン12 州の安台北が放けられ ている。 避富の LSI チップの浮さは約 300º 4 m 塩 放であり、LSI ベッドの財さは1mm 以下によるこ とは容易であり、及び内部リード腺を含めた1組 の厚さは、1m以下にすることは谷易に実現でき る。又、これら基板間の密着は同脂等による接着 又は圧接で良い。

したがって、 10 超标度の LS1 を実装した場合 でも、バッケージ第 6 図に示すような形状であり その埋きの増加は、数無程度とごくばかである。 本発明による技術としては、 LS1 チップの 4 英

密度が大中に向上すること、LSI テップ間の内部 配程長が数皿であるため LSI テップに接続され た配数の目前分離か似来の万式に比べ、大中に供 級できるため、LSI の Output buffer の礼旋取動 力を小さくすっことができ LSI の電力を扱うすこ とができること、LSI テップ間が無いため、高速 化が実現できることなどが上げられる。

4. 図画の簡単な説明

第1回は、海常のマイクロバッケージの上面図、 第2回は、連常のリードフレームの緑道の上面図 第3回は本発明によるバッケージの町面図、常々 関は、本発明に使用される内部リードフレームの 上面図、第5回はLSIベッドの針視図、第6回は LSIバッケージの斜視図である。

図において、

11 … LSI チップ、12 … ピン、13 …内部リードフレーム、14 …ポンディングワイヤー、15 …ベッド、16 …リード製、22 …チップへッド、21 … リード枠、31 … チップ領域、32 …内部リードフレーム、33 … バッド、

34…動散散、41 …LSI チップ、42 …ベッド、 43…身体、44…礼、45…臨政体。 17…配額、

代成人 并提士 則 近 意 佐 (ほか1年)


38 1 🖾

足のセン(日成)に and. Susi + 1. 4. 4 MOREK ことで欠互に指立事 (避休任 12) 全州 この円限フレーム すねリードフレー (台札が設けられ は約3004m程 ■以下によると 母を含めた1組 が易に尖現でき


・異なした判合 なおれてあり ほかである. ナップの 世長

· ~ / F.


お許による接着









第 3 図






第 5 図



6 ⊠



-217-